4）將Vref的去耦電容靠近Vref管腳擺放；Vtt的去耦電容擺放在遠(yuǎn)的一個(gè)SDRAM外端；VDD的去耦電容需要靠近器件擺放。小電容值的去耦電容需要更靠近器件擺放。正確的去耦設(shè)計(jì)中，并不是所有的去耦電容都是靠近器件擺放的。所有的去耦電容的管腳都需要扇出后走線，這樣可以減少阻抗，通常，兩端段的扇出走線會(huì)垂直于電容布線。5）當(dāng)切換平面層時(shí)，盡量做到長度匹配和加入一些地過孔，這些事先應(yīng)該在EDA工具里進(jìn)行很好的仿真。通常，在時(shí)域分析來看，差分線的正負(fù)兩根線要做到延時(shí)匹配，保證其誤差在+/-2ps，而其它的信號(hào)要做到+/-10ps。DDR3總線的解碼方法；自動(dòng)化DDR測(cè)試眼圖測(cè)試

實(shí)際的電源完整性是相當(dāng)復(fù)雜的，其中要考慮到IC的封裝、仿真信號(hào)的切換頻率和PCB耗電網(wǎng)絡(luò)。對(duì)于PCB設(shè)計(jì)來說，目標(biāo)阻抗的去耦設(shè)計(jì)是相對(duì)來說比較簡單的，也是比較實(shí)際的解決方案。在DDR的設(shè)計(jì)上有三類電源，它們是VDD、VTT和Vref。VDD的容差要求是5%，而其瞬間電流從Idd2到Idd7大小不同，詳細(xì)在JEDEC里有敘述。通過電源層的平面電容和用的一定數(shù)量的去耦電容，可以做到電源完整性，其中去耦電容從10nF到10uF大小不同，共有10個(gè)左右。另外，表貼電容合適，它具有更小的焊接阻抗。Vref要求更加嚴(yán)格的容差性，但是它承載著比較小的電流。顯然，它只需要很窄的走線，且通過一兩個(gè)去耦電容就可以達(dá)到目標(biāo)阻抗的要求。由于Vref相當(dāng)重要，所以去耦電容的擺放盡量靠近器件的管腳。然而，對(duì)VTT的布線是具有相當(dāng)大的挑戰(zhàn)性，因?yàn)樗恢灰袊?yán)格的容差性，而且還有很大的瞬間電流，不過此電流的大小可以很容易的就計(jì)算出來。終，可以通過增加去耦電容來實(shí)現(xiàn)它的目標(biāo)阻抗匹配。在4層板的PCB里，層之間的間距比較大，從而失去其電源層間的電容優(yōu)勢(shì)，所以，去耦電容的數(shù)量將增加，尤其是小于10nF的高頻電容。詳細(xì)的計(jì)算和仿真可以通過EDA工具來實(shí)現(xiàn)。自動(dòng)化DDR測(cè)試眼圖測(cè)試DDR4規(guī)范里關(guān)于信號(hào)建立；

3.互聯(lián)拓?fù)鋵?duì)于DDR2和DDR3，其中信號(hào)DQ、DM和DQS都是點(diǎn)對(duì)點(diǎn)的互聯(lián)方式，所以不需要任何的拓?fù)浣Y(jié)構(gòu)，然而例外的是，在multi-rankDIMMs（DualInLineMemoryModules）的設(shè)計(jì)中并不是這樣的。在點(diǎn)對(duì)點(diǎn)的方式時(shí)，可以很容易的通過ODT的阻抗設(shè)置來做到阻抗匹配，從而實(shí)現(xiàn)其波形完整性。而對(duì)于ADDR/CMD/CNTRL和一些時(shí)鐘信號(hào)，它們都是需要多點(diǎn)互聯(lián)的，所以需要選擇一個(gè)合適的拓?fù)浣Y(jié)構(gòu)，圖2列出了一些相關(guān)的拓?fù)浣Y(jié)構(gòu)，其中Fly-By拓?fù)浣Y(jié)構(gòu)是一種特殊的菊花鏈，它不需要很長的連線，甚至有時(shí)不需要短線（Stub）。對(duì)于DDR3，這些所有的拓?fù)浣Y(jié)構(gòu)都是適用的，然而前提條件是走線要盡可能的短。Fly-By拓?fù)浣Y(jié)構(gòu)在處理噪聲方面，具有很好的波形完整性，然而在一個(gè)4層板上很難實(shí)現(xiàn)，需要6層板以上，而菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)在一個(gè)4層板上是容易實(shí)現(xiàn)的。另外，樹形拓?fù)浣Y(jié)構(gòu)要求AB的長度和AC的長度非常接近（如圖2）。考慮到波形的完整性，以及盡可能的提高分支的走線長度，同時(shí)又要滿足板層的約束要求，在基于4層板的DDR3設(shè)計(jì)中，合理的拓?fù)浣Y(jié)構(gòu)就是帶有少短線（Stub）的菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)。

DDR測(cè)試

測(cè)試軟件運(yùn)行后，示波器會(huì)自動(dòng)設(shè)置時(shí)基、垂直增益、觸發(fā)等參數(shù)進(jìn)行測(cè)量并匯總成一個(gè)測(cè)試報(bào)告，測(cè)試報(bào)告中列出了測(cè)試的項(xiàng)目、是否通過、spec的要求、實(shí)測(cè)值、margin等。圖5.17是自動(dòng)測(cè)試軟件進(jìn)行DDR4眼圖睜開度測(cè)量的一個(gè)例子。信號(hào)質(zhì)量的測(cè)試還可以輔助用戶進(jìn)行內(nèi)存參數(shù)的配置，比如高速的DDR芯片都提供有ODT(OnDieTermination)的功能，用戶可以通過軟件配置改變內(nèi)存芯片中的匹配電阻，并分析對(duì)信號(hào)質(zhì)量的影響。除了一致性測(cè)試以外，DDR測(cè)試軟件還可以支持調(diào)試功能。比如在某個(gè)關(guān)鍵參數(shù)測(cè)試失敗后，可以針對(duì)這個(gè)參數(shù)進(jìn)行Debug。此時(shí)，測(cè)試軟件會(huì)捕獲、存儲(chǔ)一段時(shí)間的波形并進(jìn)行參數(shù)統(tǒng)計(jì)，根據(jù)統(tǒng)計(jì)結(jié)果可以查找到參數(shù)違規(guī)時(shí)對(duì)應(yīng)的波形位置， DDR有那些測(cè)試解決方案；

現(xiàn)做一個(gè)測(cè)試電路，類似于圖5，驅(qū)動(dòng)源是一個(gè)線性的60Ohms阻抗輸出的梯形信號(hào)，信號(hào)的上升沿和下降沿均為100ps，幅值為1V。此信號(hào)源按照?qǐng)D6的三種方式，且其端接一60Ohms的負(fù)載，其激勵(lì)為一800MHz的周期信號(hào)。在0.5V這一點(diǎn)，我們觀察從信號(hào)源到接收端之間的時(shí)間延遲，顯示出來它們之間的時(shí)延差異。其結(jié)果如圖7所示，在圖中只顯示了信號(hào)的上升沿，從這圖中可以很明顯的看出，帶有四個(gè)地過孔環(huán)繞的過孔時(shí)延同直線相比只有3ps，而在沒有地過孔環(huán)繞的情況下，其時(shí)延是8ps。由此可知，在信號(hào)過孔的周圍增加地過孔的密度是有幫助的。然而，在4層板的PCB里，這個(gè)就顯得不是完全的可行性，由于其信號(hào)線是靠近電源平面的，這就使得信號(hào)的返回路徑是由它們之間的耦合程度來決定的。所以，在4層的PCB設(shè)計(jì)時(shí)，為符合電源完整性（powerintegrity）要求，對(duì)其耦合程度的控制是相當(dāng)重要的。用DDR的BGA探頭引出測(cè)試信號(hào)；電氣性能測(cè)試DDR測(cè)試維修

DDR的規(guī)范要求進(jìn)行需求；自動(dòng)化DDR測(cè)試眼圖測(cè)試

DDR5發(fā)送端測(cè)試隨著信號(hào)速率的提升，SerDes技術(shù)開始在DDR5中采用，如會(huì)采用DFE均衡器改善接收誤碼率，另外DDR總線在發(fā)展過程中引入訓(xùn)練機(jī)制，不再是簡單的要求信號(hào)間的建立保持時(shí)間，在DDR4的時(shí)始使用眼圖的概念，在DDR5時(shí)代，引入抖動(dòng)成分概念，從成因上區(qū)分解Rj，Dj等，對(duì)芯片或系統(tǒng)設(shè)計(jì)提供更具體的依據(jù)；在抖動(dòng)的參數(shù)分析上，也增加了一些新的抖動(dòng)定義參數(shù)，并有嚴(yán)苛的測(cè)量指標(biāo)。針對(duì)這些要求，提供了完整的解決方案。UXR示波器，配合D9050DDRC發(fā)射機(jī)一致性軟件，及高阻RC探頭MX0023A，及Interposer，可以實(shí)現(xiàn)對(duì)DDR信號(hào)的精確表征。自動(dòng)化DDR測(cè)試眼圖測(cè)試