抖動的頻率范圍。抖動實際上是時間上的噪聲，其時間偏差的變化頻率可能比較  快也可能比較慢。通常把變化頻率超過10Hz以上的抖動成分稱為jitter,而變化頻率低于  10Hz的抖動成分稱為wander(漂移)。wander主要反映的是時鐘源隨著時間、溫度等的緩  慢變化，影響的是時鐘或定時信號的***精度。在通信或者信號傳輸中，由于收發雙方都會  采用一定的時鐘架構來進行時鐘的分配和同步，緩慢的時鐘漂移很容易被跟蹤上或補償掉， 因此wander對于數字電路傳輸的誤碼率影響不大，高速數字電路測量中關心的主要是高  頻的jitter。傳輸線對數字信號的影響；上海電氣性能測試數字信號測試

數字信號基礎單端信號與差分信號(Single-end and Differential Signals)

數字總線大部分使用單端信號做信號傳輸，如TTL/CMOS信號都是單端信號。所謂單端信號，是指用一根信號線的高低電平的變化來進行0、1信息的傳輸，這個電平的高低變化是相對于其公共的參考地平面的。單端信號由于結構簡單，可以用簡單的晶體管電路實現，而且集成度高、功耗低，因此在數字電路中得到的應用。是一個單端信號的傳輸模型。

當信號傳輸速率更高時，為了減小信號的跳變時間和功耗，信號的幅度一般都會相應減小。比如以前大量使用的5V的TTL信號現在使用越來越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平，但是信號幅度減小帶來的問題是對噪聲的容忍能力會變差一些。進一步，很多數字總線現在需要傳輸更長的距離，從原來芯片間的互連變成板卡間的互連甚至設備間的互連，信號穿過不同的設備時會受到更多噪聲的干擾。更極端的情況是收發端的參考地平面可能也不是等電位的。因此，當信號速率變高、傳輸距離變長后仍然使用單端的方式進行信號傳輸會帶來很大的問題。圖1.12是一個受到嚴重共模噪聲干擾的單端信號，對于這種信號，無論接收端的電平判決閾值設置在哪里都可能造成信號的誤判。
湖南數字信號測試HDMI測試數字此案好的上升時間（Rising Time）;

采用并行總線的另外一個問題在于總線的吞吐量很難持續提升。對于并行總線來說， 其總線吞吐量=數據線位數×數據速率。我們可以通過提升數據線的位數來提高總線吞吐  量，也可以通過提升數據速率來提高總線吞吐量。以個人計算機中曾經非常流行的PCI總  線為例，其**早推出時總線是32位的數據線，工作時鐘頻率是33MHz,其總線吞吐量=  32bit×33MHz;后來為了提升其總線吞吐量推出的PCI-X總線，把總線寬度擴展到64位， 工作時鐘頻率比較高提升到133MHz,其總線吞吐量=64bit×133MHz。是PCI插槽  和PCI-X插槽的一個對比，可以看到PCI-X由于使用了更多的數據線，其插槽更長。

但是隨著人們對于總線吞吐量要求的不斷提高，這種提升總線帶寬的方式遇到了瓶頸。首先由于芯片尺寸和布線空間的限制，64位數據寬度已經幾乎是極限了。另外，這64根數據線共用一個采樣時鐘，為了保證所有的信號都滿足其建立保持時間的要求，在PCB上布線、換層、拐彎時需要保證精確等長。而總線工作速率越高，對于各條線的等長要求就越高，對于這么多根信號要實現等長的布線是很難做到的。

用邏輯分析儀采集到的一個實際的8位總線的工作時序，可以看到在數據從0x00跳變到0xFF狀態過程中，這8根線實際并不是精確一起跳變的。

很多經典的處理器采用了并行的總線架構。比如大家熟知的51單片機就采用了8根并行數據線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數據線和16根地址線；

現在很多嵌入式系統中多使用的ARM處理器則大部分使用32根數據線以及若干根地址線。并行總線的比較大好處是總線的邏輯時序比較簡單，電路實現起來比較容易；但是缺點也是非常明顯的，比如并行總線的信號線數量非常多，會占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實現小型化，特別是如果要用電纜進行遠距離傳輸時，由于信號線的數量非常多，使得電纜變得非常昂貴和笨重。 數字信號的波形分析（Waveform Analysis）;

偽隨機碼型(PRBS)

在進行數字接口的測試時，有時會用到一些特定的測試碼型。比如我們在進行信號質量測試時，如果被測件發送的只是一些規律跳變的碼型，可能不了真實通信時的惡劣情況，所以測試時我們會希望被測件發出的數據盡可能地隨機以惡劣的情況。同時，因為這種數據流很多時候只是為了測試使用的，用戶的被測件在正常工作時還是要根據特定的協議發送真實的數據流，因此產生這種隨機數據碼流的電路比較好盡可能簡單，不要額外占用太多的硬件資源。那么怎么用簡單的方法產生盡可能隨機一些的數據流輸出呢?首先，因為真正隨機的碼流是很難用簡單的電路實現的，所以我們只需要生成盡可能隨機的碼流就可以了，其中常用的一種數據碼流是PRBS(PseudoRandomBinarySequence,偽隨機碼)碼流。PRBS碼的產生非常簡單，圖1.21是PRBS7的產生原理，只需要用到7個移位寄存器和簡單的異或門就可以實現。 模擬信號和數字信號的差異；上海電氣性能測試數字信號測試

數字信號處理系統設計流程；上海電氣性能測試數字信號測試

建立時間和保持時間加起來的時間稱為建立/保持時間窗口，是接收端對于信號保持在 同一個邏輯狀態的**小的時間要求。數字信號的比特寬度如果窄于這個時間窗口就肯定無 法同時滿足建立時間和保持時間的要求，所以接收端對于建立/保持時間窗口大小的要求實 際上決定了這個電路能夠工作的比較高的數據速率。通常工 作速率高一些的芯片，很短的建 立時間、保持時間就可以保證電路可靠工作，而工作速率低一 些的芯片則會要求比較長的建 立時間和保持時間。

另外要注意的是， 一個數字電路能夠可靠工作的比較高數據速率不僅取決于接收端對于 建立/保持時間的要求，輸出端的上升時間過緩、輸出幅度偏小、信號和時鐘中有抖動、信號 有畸變等很多因素都會消耗信號建立/保持時間的裕量。因此一個數字電路能夠達到的比較高數據傳輸速率與發送芯片、接收芯片以及傳輸路徑都有關系。

建立時間和保持時間是數字電路非常重要的概念，是接收端可靠信號接收的**基本要 求，也是數字電路可靠工作的基礎。可以說，大部分數字信號的測量項目如數據速率、信號 幅度、眼圖、抖動等的測量都是為了間接保證信號滿足接收端對建立時間和保持時間的要 求，在以后章節的論述中我們可以慢慢體會。 上海電氣性能測試數字信號測試