2，MIPID-PHY測試項目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value MIPI測試 D-PHY物理層自動一致性；數字信號MIPI測試故障

電路結構

在高速模式下，主機端的差分發送模塊以差分信號驅動互連線，高速通道上呈現兩種狀態，differentia-0differential-1，從屬端的高速接收單元將低擺幅的差分數據通過高速比較器轉換成邏輯電平。在串行轉并行模塊中，高速時鐘對數據進行雙沿采樣，將高速串行數據轉換成兩路并行數據，交給后續數字電路處理。高速接收單元的總體電路結構。

輸入終端電阻由于輸入數據信號頻率高，需要進行阻抗匹配，因此在比較器的差分輸入端dp/dn之間跨接了100歐姆終端電阻，由開關進行控制，當系統要進行高速數據傳輸時，就將該終端電阻使能。由于電阻值隨工藝角、溫度筆變化比較大，因此在終端電陽RO(50歐姆)的其礎上增加了一個電陽，分別由三位控制信號控制，可通過改變控制字改變電阻大小，使終端電阻值在各工藝角及溫度下均能滿足協議要求。比較器終端電阻電路結松。 多端口矩陣測試MIPI測試產品介紹MIPI規范為IIoT應用程序提供了哪些好處；

MIPI規范框架MIPI規范為IIoT應用程序提供了以下好處：

機器等對安全性要求高的設備可從MIPI的功能安全接口中受益

低功耗設備受益于MIPI的節能功能

連接的設備受益于MIPI的5G

尺寸受限制的設備得益于

MIPI的低引腳/線數和低EMIMIPI的軟件和調試資源可加速設備設計和開發。

IIoT解決方案將建立在的設備之上。我們重點介紹了一些示例，以說明MIPI規范對不同IIoT用例的適用性。

支持機器視覺的MIPI規范包括：

MIPICC-PHY，D-PHY或A-PHY上的MIPICSI-2提供高度可擴展的協議以連接高分辨率相機，從而實現低功耗視覺推斷MIPII3C為攝像機和其他傳感器提供低復雜度的雙線命令和控制接口

MIPI-DS

IMIPI-DSI是一種應用于顯示技術的串行接口，兼容DPI(顯示像素接口，Display Pixel Interface)、DBI(顯示總線接口，Display Bus Interface)和DCS(顯示命令集，Display Command Set)，以串行的方式發送像素信息或指令給外設，而且從外設中讀取狀態信息或像素信息，而且在傳輸的過程中享有自己的通信協議，包括數據包格式和糾錯檢錯機制。下圖所示的是MIPI-DSI接口的簡單示意圖。MIPI-DSI具備高速模式和低速模式兩種工作模式，全部數據通道都可以用于單向的高速傳輸，但只有個數據通道才可用于低速雙向傳輸，從屬端的狀態信息、像素等格式通過該數據通道返回。時鐘通道于在高速傳輸數據的過程中傳輸同步時鐘信號。此外，一個主機端可允許同時與多個從屬端進行通信。 MIPI應用的物理層標準是D-PHY；

國際移動行業處理器(MIPI)聯盟日前正式發布了針對移動電話的顯示器串行接口規范(DisplaySerialInterfaceSpecification，DSI)。DSI基于MIPI的高速、低功率可擴展串行互聯的D-PHY物理層規范。

基于SLVS的物理層支持高達1Gbps的數據速率，同時產生極小的噪聲。基于D-PHY技術，DSI增加了功能以滿足移動設備顯示子系統的需要，包括低功率模式、雙向通信、16、18和24位像素的本國語言支持，并具備單一接口驅動4塊顯示屏的能力，以及對緩沖和非緩沖面板的支持。 嵌入式--接口--MIPI接口；眼圖測試MIPI測試哪里買

MIPI CSI/DSI接口從物理層到協議層的整體測試方案；數字信號MIPI測試故障

(3)HS信號電平判決和建立/保持時間容限(GROUP3:HS-RXVOLTAGEANDSETUP/HOLDREQUIREMENTS):其中包含了被測件對于HS信號共模電壓、差分電壓、單端電壓、共模噪聲、建立/保持時間的容限測試等。(TestIDs:2.3.1，2.3.2,2.3.3,2.3.4，2.3.5，2.3.6，2.3.7.2.3.8)

(4)HS信號時序容限測試(GROUP4:HS-RXTIMERREQUIREMENTS):其中包含了對于HS和LP間狀態切換時的一系列時序參數的容限測試。(TestIDs;2.4.1，2.4.22.4.3，2.4.4，2.4.5，2.4.6,2.4.7,2.4.8,2.4.9,2.4.10,2.4.11)

D-PHY的接收端測試中，需要用到多通道的碼型發生以產生多通道的D-PHY的信號，碼型發生器需要在軟件的控制下改變HS/LP信號的電平、偏置、注入噪聲、改變時序關系等。圖13.13是以Agilent公司的81250并行誤碼儀平臺構建的一套D-PHY信號的接收容限測試系統。 數字信號MIPI測試故障